REFERAT-MenüDeutschGeographieGeschichteChemieBiographienElektronik
 EnglischEpochenFranzösischBiologieInformatikItalienisch
 KunstLateinLiteraturMathematikMusikPhilosophie
 PhysikPolitikPsychologieRechtSonstigeSpanisch
 SportTechnikWirtschaftWirtschaftskunde  



Projekt Kurze Ubersicht uber die Befehle des Z80



Kurze Übersicht über die Befehle des Z80


Abkürzungen:

r,r' - Einfachregister A, B, C, D, E, H, L

dd - Doppelregister BC, DE, HL, SP

qq - Doppelregister AF, BC, DE, HL

pp - Doppelregister BC, DE, SP

n - 8-Bit-Konstante

nn - 16-Bit-Konstante, Adresse



d - Verschiebung bei Adressierung über Indexregister, im Bereich -128   d 

b - Bit, das in den Einzelbitbefehlen behandelt werden soll 0   b 

m,M - Inhalt der 8-Bit-Speicherstelle, die durch HL adressiert wird (L enthält Bits 0-7 ; H Bits 8-15)

p - einer der Werte 00h, 08h, 10h, 18h, 20h, 28h, 30h, 38h

CY - Carry-Flag

T - Anzahl der Taktzyklen des Befehls


Bei Befehlen, die Flag-Bedingungen für Programmsprünge auswerten, sind 2 Taktzyklen angegeben. Die erste Zahl bezieht sich auf den Fall, daß der Sprung ausgeführt, die zweite dafür, daß kein Sprung ausgeführt wird und am nächsten im Speicher stehenden Befehl weitergearbeitet wird. Die Beeinflussung der Flags durch die Befehle wird hinten beschrieben.


8-Bit-Ladebefehle:


Die Ladebefehle transportieren 8-Bit-Daten intern zwischen Registern oder zwischen Registern und dem Speicher. Dabei steht im Operandenfeld als erstes der Zielspeicherplatz und danach (durch Komma getrennt) der Quellenspeicherplatz. Der Inhalt des Quellenspeicherplatzes wird bei diesen Befehlen nicht verändert.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

LD r,r'


der Inhalt des Registers r' wird in das Register r geladen


LD r,n


die 8-Bit-Konstante n wird im Register r gespeichert


LD r,m


der Inhalt des durch HL adressierten Speicherplatzes wird in das Register r geladen


LD r,(IX+d)

LD r,(IY+d)



der Inhalt des durch IX (oder IY) plus Verschiebung d adressierten Speicherplatzes wird in das Register r geladen


LD m,r


der Inhalt des Registers r wird in den durch HL adressierten Speicherplatz geladen


LD (IX+d),r

LD (IY+d),r



der Inhalt des Registers r wird in den durch IX (oder IY) plus Verschiebung d adressierten Speicherplatz geladen


LD m,n


die Konstante n wird in den durch HL adressierten Speicherplatz geladen


LD (IX+d),n

LD (IY+d),n



die Konstante n wird in den durch IX (oder IY) plus Verschiebung d adressierten Speicherplatz geladen


LD A,(BC)

LD A,(DE)



der Inhalt des durch BC (oder DE) adressierten Speicherplatzes wird in den Akkumulator (A-Register) geladen


LD A,(nn)


der Inhalt des Speicherplatzes nn wird in den Akkumulator (A-Register) geladen


LD (BC),A

LD (DE),A



der Inhalt des Akkumulators (A-Register) wird in den durch BC (oder DE) adressierten Speicherplatz geladen


LD (nn),A


der Inhalt des Akkumulators (A-Register) wird an die Stelle des Speicherplatzes nn geladen


LD A,I


der Inhalt des Interruptregisters I wird in den Akkumulator (A-Register) geladen

**0F0-

LD A,R


der Inhalt des Refreshregisters R wird in den Akkumulator (A-Register) geladen

**0F0-

LD I,A


der Inhalt des Akkumulators (A-Register) wird in das Interruptregister I geladen


LD R,A


der Inhalt des Akkumulators (A-Register) wird in das Refreshregister R geladen



16-Bit-Ladebefehle:


Die Ladebefehle transportieren 16-Bit-Daten intern zwischen Registern oder zwischen Registern und dem Speicher. Dabei steht im Operandenfeld als erstes der Zielspeicherplatz und danach (durch Komma getrennt) der Quellenspeicherplatz. Der Inhalt des Quellenspeicherplatzes wird bei diesen Befehlen nicht verändert. Spezielle 16-Bit-befehle sind die PUSH- und POP-Befehle. Mit ihnen werden 16-Bit-Daten aus Doppelregistern in den Kellerspeicher (Stack) gebracht bzw. zurück in die Doppelregister geholt.

Alle 16-Bit-Daten werden grundsätzlich in der Intel-Order (niederwertiges Byte zuerst) gespeichert.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

LD dd,nn


die Konstante nn wird in das Doppelregister geladen


LD IX,nn

LD IY,nn



die Konstante nn wird in das Indexregister IX (oder IY) geladen


LD HL,(nn)


der Inhalt der Speicherplätze nn und nn+1 wird in das Doppelregister HL geladen (nn L, nn+1 H)


LD pp,(nn)


der Inhalt der Speicherplätze nn und nn+1 wird in das Doppelregister pp geladen (nn niederwertig, nn+1 höherw.)


LD IX,(nn)

LD IY,(nn)



der Inhalt der Speicherplätze nn und nn+1 wird in das Doppelregister IX (oder IY) geladen (nn X (oder Y), nn+1 I)


LD (nn),HL


der Inhalt des Doppelregisters HL wird an die Adressen nn und nn+1 geladen (L nn, H nn+1)


LD (nn),pp


der Inhalt des Doppelregisters pp wird an die Adressen nn und nn+1 geladen (niederwertig nn, höherwertig nn+1)


LD (nn),IX

LD (nn),IY



der Inhalt des Doppelregisters IX (oder IY) wird an die Adressen nn und nn+1 geladen

(X (oder Y) nn, I nn+1)


LD SP,HL


der Inhalt des Doppelregisters HL wird im Stackpointer SP gespeichert


LD SP,IX

LD SP,IY



der Inhalt des Doppelregisters IX (oder IY) wird im Stackpointer SP gespeichert


PUSH qq


der Inhalt des Doppelregisters qq wird im Stack gespeichert DEC SP; LD (SP),H; DEC SP; LD (SP),L


PUSH IX

PUSH IY



der Inhalt des Doppelregisters IX (oder IY) wird im Stack gespeichert DEC SP; LD (SP),I; DEC SP; LD (SP),X


POP qq


der letzte Wert im Stack wird in das Doppelregister qq geladen LD L,(SP); INC SP; LD H,(SP); INC SP


POP IX

POP IY



der letzte Wert im Stack wird in das Doppelregister IX (oder IY) geladen LD X,(SP); INC SP; LD I,(SP); INC SP


8-Bit-Arithmetik und Logikbefehle


Diese Befehle arbeiten mit Daten, die sich im Akkumulator (Register A als ersten Operanden) und mit Daten in anderen Registern oder auf Speicherplätzen (als zweiten Operanden) befinden. Das Ergebnis dieser Operantionen wird im Akkumulator (A-Register) abgelegt.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

ADD r


der Inhalt des Registers r wird zum Akkumulatorinhalt addiert

***V0*

ADD m


der Inhalt des durch das Register HL adressierten Speicherplatzes m wird zum Akkumulatorinhalt addiert

***V0*

ADD n


die Konstante n wird zum Akkumulatorinhalt addiert

***V0*

ADD (IX+d)

ADD (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung adressierten Speicherplatzes wird zum Akkumulatorinhalt addiert

***V0*

ADC r


der Inhalt des Registers r plus Carry-Flag wird zum Akkumulatorinhalt addiert

***V0*

ADC m


der Inhalt des durch HL adressierten Speicherplatzes m plus Carry-Flag wird zum Akkumulatorinhalt addiert

***V0*

ADC n


die Konstante n plus Carry-Flag wird zum Akkumulatorinhalt addiert

***V0*

ADC (IX+d)

ADC (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung plus Carry-Flag adressierten Speicherplatzes wird zum Akkumulatorinhalt addiert

***V0*

SUB r


der Inhalt des Registers r wird vom Akkumulatorinhalt subtrahiert

***V1*

SUB m


der Inhalt des durch das Register HL adressierten Speicherplatzes m wird vom Akkumulatorinhalt subtrahiert

***V1*

SUB n


die Konstante n wird vom Akkumulatorinhalt subtrahiert

***V1*

SUB (IX+d)

SUB (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung adressierten Speicherplatzes wird vom Akkumulatorinhalt subtrahiert

***V1*

SBC r


der Inhalt des Registers r plus Carry-Flag wird vom Akkumulatorinhalt subtrahiert

***V1*

SBC m


der Inhalt des durch HL adressierten Speicherplatzes m plus Carry-Flag wird vom Akkumulatorinhalt subtrahiert

***V1*

SBC n


die Konstante n plus Carry-Flag wird vom Akkumulatorinhalt subtrahiert

***V1*

SBC (IX+d)

SBC (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung plus Carry-Flag adressierten Speicherplatzes wird vom Akkumulatorinhalt subtrahiert

***V1*

AND r

AND m

AND n

AND (IX+d)

AND (IY+d)






logische UND-Verknüpfung mit dem Inhalt eines Registers, Speicherbytes oder Konstanten und dem Akkumulatorinhalt

es wird bitweise konjunktiv verknüpft (nur dann 1, wenn beide Bits 1 sind)

**1P00

**1P00

**1P00

**1P00

**1P00

OR r

OR m

OR n

OR (IX+d)

OR (IY+d)






logische ODER-Verknüpfung mit dem Inhalt eines Registers, Speicherbytes oder Konstanten und dem Akkumulatorinhalt

es wird bitweise disjunktiv verknüpft (nur dann 0, wenn beide Bits 0 sind)

**0P00

**0P00

**0P00

**0P00

**0P00

XOR r

XOR m

XOR n

XOR (IX+d)

XOR (IY+d)






Exclusiv-ODER-Verknüpfung mit dem Inhalt eines Registers, Speicherbytes oder Konstanten und dem Akkumulatorinhalt

es wird bitweise exklusiv verknüpft (nur dann 1, wenn ein Bit 0 und das andere 1 ist)

**0P00

**0P00

**0P00

**0P00

**0P00

CP r

CP m

CP n

CP (IX+d)

CP (IY+d)






Vergleich vom Inhalt eines Registers, Speicherbytes oder Konstanten mit dem Akkumulatorinhalt

Zero-Flag: 1 beide Inhalte sind gleich; 0 Inhalte sind unterschiedlich

Carry-Flag: 1 Akkumulatorinhalt ist kleiner zweitem Operanden; 0 Akkumulator ist größer oder gleich zweiten Operanden

***V1*

***V1*

***V1*

***V1*

***V1*

INC r


der Inhalt des Registers r wird um eins erhöht

***V0-

INC m


der Inhalt des durch HL adressierten Speicherplatzes m wird um eins erhöht

***V0-

INC (IX+d)

INC (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung adressierten Speicherplatzes wird um eins erhöht

***V0-

DEC r


der Inhalt des Registers r wird um eins vermindert

***V1-

DEC m


der Inhalt des durch HL adressierten Speicherplatzes m wird um eins vermindert

***V1-

DEC (IX+d)

DEC (IY+d)



der Inhalt des durch das Register IX (oder IY) plus Verschiebung adressierten Speicherplatzes wird um eins vermindert

***V1-

DAA


korrigiert nach Addition / Subtraktion zweier gepackter BCD-Zahlen den Akkumulatorinhalt so, daß im Akkumulator wieder die gepackte BCD-Darstellung erreicht wird

***P-*

CPL


bitweises Negieren (Komplementieren) des Akkumulatorinhalts (1er-Komplement)


NEG


subtrahieren des Akkumulatorinhalts von Null (2er-Komplement, bitweises Negieren aller Bits, dann um 1 erhöhen)

***V1*

CCF


Komplementieren des Carry-Flags

--x-0*

SCF


Setzen des Carry-Flags auf 1


16-Bit-Arithmetikbefehle


Diese Befehle arbeiten ähnlich den 8-Bit-Arithmetikbefehlen, jedoch mit Doppelregistern. Als "Akkumulator" wird eines der Doppelregister HL, IX oder IY benutzt.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

ADD HL,dd


der Inhalt des Registerspaares dd wird zum Inhalt des Registerpaares HL addiert

--x-0*

ADD IX,IX

ADD IY,IY



der Inhalt des Registerspaares IX (oder IY) wird mit sich selbst addiert (Verdopplung)

--x-0*

ADD IX,pp

ADD IY,pp



der Inhalt von pp wird zum Inhalt des Registerpaares IX (oder IY) addiert

--x-0*

ADC HL,dd


der Inhalt des Registerspaares dd plus Carry-Flag wird zum Inhalt des Registerpaares HL addiert

**xV0*

SBC HL,dd


der Inhalt des Registerspaares dd plus Carry-Flag wird vom Inhalt des Registerpaares HL subtrahiert

**xV1*

INC dd


der Inhalt des Doppelregisters dd wird um eins erhöht


INC IX

INC IY



der Inhalt des Doppelregisters IX (oder IY) wird um eins erhöht


DEC dd


der Inhalt des Doppelregisters dd wird um eins vermindert


DEC IX

DEC IY



der Inhalt des Doppelregisters IX (oder IY) wird um eins vermindert



Registeraustauschbefehle


Diese Befehle dienen dem schnellen Austausch von Doppelregisterinhalten und erschliessen dem Programmierer die Hintergrundregister.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

EX DE,HL


Austausch des Inhalts der Doppelregister DE und HL


EX AF,AF'


Austausch des Inhalts der Doppelregister AF und AF'


EXX


Austausch des Inhalts der Doppelregister

BC BC'

DE DE'

HL HL'


EX (SP),HL


Austausch des Inhalts des Doppelregisters mit dem letzten Wert im Stack

(SP+1) H

(SP) L


EX (SP),IX

EX (SP),IY



Austausch des Inhalts des Doppelregisters mit dem letzten Wert im Stack

(SP+1) I

(SP) X (oder Y)



Programmverzweigungsbefehle


Es muß zwischen unbedingten und bedingten Sprüngen unterschieden werden. Weiterhin sind absolute und relative Sprünge mögich. Die relativen Sprünge sind nur in einer Umgebung von -126 bis +129 Byte möglich. Bei bedingten Sprüngen sind die Flag-Bedngungen als Operanden anzugeben und es werden die entsprechenden Flag-Bits getestet. In Abhängigkeit von diesem Test wird der Sprung ausgeführt oder ignoriert.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

JP nn


unbedingter Sprung nach Adresse nn


JP NZ,nn


Sprung nach Adresse nn, wenn das Zero-Flag gleich 0 ist


JP Z,nn


Sprung nach Adresse nn, wenn das Zero-Flag gleich 1 ist


JP NC,nn


Sprung nach Adresse nn, wenn das Carry-Flag gleich 0 ist


JP C,nn


Sprung nach Adresse nn, wenn das Carry-Flag gleich 1 ist




JP PO,nn


Sprung nach Adresse nn, wenn das P/V-Flag gleich 0 ist


JP PE,nn


Sprung nach Adresse nn, wenn das P/V-Flag gleich 1 ist


JP P,nn


Sprung nach Adresse nn, wenn das Sign-Flag gleich 0 ist


JP M,nn


Sprung nach Adresse nn, wenn das Sign-Flag gleich 1 ist


JR nn


relativer unbedingter Sprung nach Adresse nn


JR NZ,nn


relativer Sprung nach Adresse nn, wenn das Zero-Flag gleich 0 ist


JR Z,nn


relativer Sprung nach Adresse nn, wenn das Zero-Flag gleich 1 ist


JR NC,nn


relativer Sprung nach Adresse nn, wenn das Carry-Flag gleich 0 ist


JR C,nn


relativer Sprung nach Adresse nn, wenn das Carry-Flag gleich 1 ist


JP m


unbedingter Sprung zu der Adresse, die im Doppelregister HL steht


JP (IX)

JP (IY)



unbedingter Sprung zu der Adresse, die im Doppelregister IX (oder IY) steht


DJNZ nn


der Inhalt des Registers B wird um eine vermindert, relative bedingter Sprung zur Adresse nn, wenn B <> 0


Unterprogrammbefehle


Es ist wie bei den Sprungbefehlen zwischen bedingten und unbedingten Befehlen zu unterscheiden. Der Unterprogrammaufruf erfolgt mit der Speicherung der dem CALL-Befehl folgenden Adresse (Rückkehradresse) auf dem Stack. Wird das Unterprogramm mit dem RET-Befehl abgeschlossen, so wird das Programm ab der Rückkehradresse weiter abgearbeitet, in dem die Adresse vom Stack zurückgeladen wird.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

CALL nn


unbedingter Unterprogrammaufruf zur Adresse nn


CALL NZ,nn


Unterprogrammaufruf zur Adresse nn, wenn das Zero-Flag gleich 0 ist


CALL Z,nn


Unterprogrammaufruf zur Adresse nn, wenn das Zero-Flag gleich 1 ist


CALL NC,nn


Unterprogrammaufruf zur Adresse nn, wenn das Carry-Flag gleich 0 ist


CALL C,nn


Unterprogrammaufruf zur Adresse nn, wenn das Carry-Flag gleich 1 ist


CALL PO,nn


Unterprogrammaufruf zur Adresse nn, wenn das P/V-Flag gleich 0 ist


CALL PE,nn


Unterprogrammaufruf zur Adresse nn, wenn das P/V-Flag gleich 1 ist


CALL P,nn


Unterprogrammaufruf zur Adresse nn, wenn das Sign-Flag gleich 0 ist


CALL M,nn


Unterprogrammaufruf zur Adresse nn, wenn das Sign-Flag gleich 1 ist


RST p


der RST-Befehl ist ein spezieller Unterprogrammaufruf, es sind 8 folgende Restart-Adressen zugelassen:

p = 00h,08h,10h,18h,20h,28h,30h,38h

der höherwertige Adressteil ist stets Null, ansonsten entspricht der RST-Befehl einem unbedingten Unterprogrammaufruf


RET


unbedingter Rücksprung aus einem Unterprogramms

die Ausführung erfolgt, in dem die Rückkehradresse wie bei einem POP-Befehl aus dem Stack geholt wird und von dieser Adresse weiterbearbeitet wird


RET NZ


bedingter Rücksprung, wenn das Zero-Flag gleich 0 ist


RET Z


bedingter Rücksprung, wenn das Zero-Flag gleich 1 ist


RET NC


bedingter Rücksprung, wenn das Carry-Flag gleich 0 ist


RET C


bedingter Rücksprung, wenn das Carry-Flag gleich 1 ist


RET PO


bedingter Rücksprung, wenn das P/V-Flag gleich 0 ist


RET PE


bedingter Rücksprung, wenn das P/V-Flag gleich 1 ist


RET P


bedingter Rücksprung, wenn das Sign-Flag gleich 0 ist


RET M


bedingter Rücksprung, wenn das Sign-Flag gleich 1 ist


RETI


Rücksprung aus Interruptbehandlungsroutine (ISR) eines maskierbaren Interrupts


RETN


Rücksprung aus Interruptbehandlungsroutine (ISR) eines nicht maskierbaren Interrupts



Rotations- und Verschiebebefehle


Durch diese Befehle wird die Möglichkeit gegeben, im Akkumulator (A-Register), in einem anderen Register oder in einem Speicherplatz Daten einfach zyklisch (bitweise) zu verschieben. Das aus dem Byte herausgeschobene Bit wird im Carry-Flag abgelegt.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

RLCA


Linksrotation des Akkumulatorinhalts um eine Bitposition nach links, Bit 7 wird zum Inhalt von Bit 0


RRCA


Rechtsrotation des Akkumulatorinhalts um eine Bitposition nach rechts, Bit 0 wird zum Inhalt von Bit 7


RLA


Linksrotation des Akkumulatorinhalts um eine Bitposition nach links durch das Carry-Flag, Bit 7 wird zum Inhalt des Carry-Flags und dessen alter Inhalt zum Bit 0


RRA


Rechtsrotation des Akkumulatorinhalts um eine Bitposition nach rechts durch das Carry-Flag, Bit 0 wird zum Inhalt des Carry-Flags und dessen alter Inhalt zum Bit 7


RLC r

RLC m

RLC (IX+d)

RLC (IY+d)





Linksrotation des Registers oder Speicherbytes um eine Bitposition nach links, Bit 7 wird zum Inhalt von Bit 0

(analog RLCA)

**0P0*

**0P0*

**0P0*

**0P0*

RRC r

RRC m

RRC (IX+d)

RRC (IY+d)





Rechtsrotation des Registers oder Speicherbytes um eine Bitposition nach rechts, Bit 0 wird zum Inhalt von Bit 7

(analog RRCA)

**0P0*

**0P0*

**0P0*

**0P0*

RL r

RL m

RL (IX+d)

RL (IY+d)





Linksrotation des Registers oder Speicherbytes um eine Bitposition nach links durch das Carry-Flag, Bit 7 wird zum Inhalt des Carry-Flags und dessen alter Inhalt zum Bit 0

(analog RLA)

**0P0*

**0P0*

**0P0*

**0P0*

RR r

RR m

RR (IX+d)

RR (IY+d)





Rechtsrotation des Registers oder Speicherbytes um eine Bitposition nach rechts durch das Carry-Flag, Bit 0 wird zum Inhalt des Carry-Flags und dessen alter Inhalt zum Bit 7

(analog RRA)

**0P0*

**0P0*

**0P0*

**0P0*

SLA r

SLA m

SKA (IX+d)

SLA (IY+d)





Linksverschiebung eines Registers oder Speicherbytes um ein Bit durch das Carry-Flag. Das Bit 0 wird 0.

**0P0*

**0P0*

**0P0*

**0P0*

SRA r

SRA m

SRA (IX+d)

SRA (IY+d)





Rechtsverschiebung eines Registers oder Speicherbytes um ein Bit durch das Carry-Flag. Der Inhalt von Bit 7 bleibt erhalten.

**0P0*

**0P0*

**0P0*

**0P0*

RLD


zyklische Verschiebung nach links zwischen dem Akkumulator und dem Inhalt des durch HL adressiertem Speicherplatzes (m). Die unteren 4 Bit von m werden in die oberen 4 Bitstellen übertragen und diese ihrerseits in die unteren 4 Bits des Akkumulators. Die unteren 4 Bits des Akkumulators werden in die unteren 4 Bitstellen von m transportiert. Die oberen 4 Bits des Akkumulators bleiben unverändert.

**0P0-

RRD


zyklische Verschiebung nach rechts zwischen dem Akkumulator und dem Inhalt des durch HL adressiertem Speicherplatzes (m). Die unteren 4 Bit von m werden in die unteren 4 Bitstellen des Akkumulators übertragen und diese ihrerseits in die oberen 4 Bits von m. Die oberen 4 Bits von m werden in die unteren transportiert. Die oberen 4 Bits des Akkumulators bleiben unverändert.

**0P0-

Einzelbitbefehle


Diese Befehle erlauben es, einzelne Bits in Registern oder auf Speicherplätzen zu testen, zu setzen oder zu löschen.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

BIT b,r


die durch b gekennzeichnete Bitposition wird in dem Register r getestet. Das Komplement steht im Zero-Flag.

X*1x0-

BIT b,m


die durch b gekennzeichnete Bitposition wird in der Speicherstelle m getestet. Das Komplement steht im Zero-Flag.

X*1x0-

BIT b,(IX+d)

BIT b,(IY+d)



die durch b gekennzeichnete Bitposition wird in der Speicherstelle getestet. Das Komplement steht im Zero-Flag.

X*1x0-

SET b,r


die durch b gekennzeichnete Bitposition wird in dem Register r auf 1 gesetzt.


SET b,m


die durch b gekennzeichnete Bitposition wird in der Speicherstelle m auf 1 gesetzt.


SET b,(IX+d)

SET b,(IY+d)



die durch b gekennzeichnete Bitposition wird in der Speicherstelle auf 1 gesetzt.


RES b,r


die durch b gekennzeichnete Bitposition wird in dem Register r auf 0 zurückgesetzt.


RES b,m


die durch b gekennzeichnete Bitposition wird in der Speicherstelle m auf 0 zurückgesetzt.


RES b,(IX+d)

RES b,(IY+d)



die durch b gekennzeichnete Bitposition wird in der Speicherstelle auf 0 zurückgesetzt.



CPU-Steuerbefehle


Diese Befehle diesen der Steuerung des Interruptsystems der CPU.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

NOP


die CPU führt keine Operation aus, es werden aber Refreshzyklen erzeugt


HALT


die CPU führt so lang eine Folge von NOP-Befehlen aus, bis ein Interrupt oder RESET an der CPU aktiv wird.


DI


der maskierbare Interrupt wird durch Rücksetzen der Interruptfreigabe-Flipflops IFF1 und IFF2 gesperrt.

Nichtmaskierbare Interrupts werden anerkannt.


EI


der maskierbare Interrupt wird durch Setzen der Interruptfreigabe-Flipflops IFF1 und IFF2 freigegeben.

Während der Ausführung dieses Befehls akzeptiert die CPU keine Interruptanforderungen.


IM 0


CPU in Interruptmodus 0 bringen


IM 1


CPU in Interruptmodus 1 bringen


IM 2


CPU in Interruptmodus 2 bringen



Blocktransfer- und -suchbefehle


Mit einem einzigen Befehl können beliebig große Datenmengen im Speicher kopiert werden bzw. es kann in einem Speicherbereich nach einem Datenbyte gesucht werden. Die Suche wird beendet, wenn das Byte gefunden oder das Ende des Speicherbereichs erreicht wurde.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

LDI


Kopiert ein Datenbyte von der Speicherstelle, die durch HL adressiert wird, an die Speicherstelle, die durch DE adressiert wird. Die Register DE und HL werden um eins erhöht, das Register BC um eins vermindert.

BC = 0 PV = 0

BC <> 0 PV = 1


LDIR



kopiert mehrere Datenbytes durch Ausführung des Befehls LDI

Wiederholung des Befehls, bis BC = 0 ist


LDD


Kopiert ein Datenbyte von der Speicherstelle, die durch HL adressiert wird, an die Speicherstelle, die durch DE adressiert wird. Die Register DE, HL und BC werden um eins vermindert.

BC = 0 PV = 0

BC <> 0 PV = 1


LDDR



kopiert mehrere Datenbytes durch Ausführung des Befehls LDD

Wiederholung des Befehls, bis BC = 0 ist


CPI


Vergleich des Inhalts des durch HL adressierten Speicherplatzes mit dem Inhalt des Akkumulators (A-Register)

A = (HL) Z = 1

A <> (HL) Z = 0

anschließend wird das Register HL um eins erhöht und das Register BC um eins vermindert

BC = 0 PV = 0

BC <> 0 PV = 1


CPIR



vergleicht mehrere Datenbytes durch Ausführung des Befehls CPI

Wiederholung des Befehls, bis BC = 0 oder A = (HL) ist


CPD


Vergleich des Inhalts des durch HL adressierten Speicherplatzes mit dem Inhalt des Akkumulators (A-Register)

A = (HL) Z = 1

A <> (HL) Z = 0

anschließend wird das Register HL und BC um eins vermindert

BC = 0 PV = 0

BC <> 0 PV = 1


CPDR



vergleicht mehrere Datenbytes durch Ausführung des Befehls CPD

Wiederholung des Befehls, bis BC = 0 oder A = (HL) ist



Ein- und Ausgabebefehle


Mit diesen Befehlen können Datenbytes zwischen Registern oder Speicheradressen und externen Bausteinen ausgetauscht werden. Der externe Baustein wird dabei über eine sogenannte Portadresse (8-Bit-Wert) angesprochen. Diese Portadresse wird je nach Befehl entweder direkt angegeben (als Konstante) oder muß im Register C zur Verfügung stehen. Ahnlich den Blocktransferbefehlen existieren auch hier Befehle für die Datenein- und -ausgabe ganzer Speicherbereiche.

Wird für die Adressierung das Register C benutzt, liegt der Inhalt des Registers B an den höherwertigen 8 Bits des Adressbusses an.


Mnemonik

T

Wirkungsweise des Befehls

SZHPNC
   V

IN A,(n)


die Eingabekanaladresse wird mit der Konstante n eingestellt; Zielregister ist der Akkumulator    (n) A


IN r,(C)


die Eingabekanaladresse wird indirekt mit dem Register C eingestellt; Zielregister ist r   (C) r

**0P0-

INI


die Eingabekanaladresse wird mit der Konstante n eingestellt; Zielregister ist der durch HL adressierte Speicherplatz

B wird um eins vermindert und HL um eins erhöht

(C) (HL)

B-1 B                     B=0? Z=1 sonst Z=0

HL+1 HL

x*xx1-

INIR



wiederholte Ausführung des Befehls INI, bis das Register B gleich Null ist

x1xx1-

IND


die Eingabekanaladresse wird mit der Konstante n eingestellt; Zielregister ist der durch HL adressierte Speicherplatz

B und HL wird um eins vermindert

(C) (HL)

B-1 B                     B=0? Z=1 sonst Z=0

HL-1 HL

x*xx1-

INDR



wiederholte Ausführung des Befehls IND, bis das Register B gleich Null ist

x1xx1-

OUT (n),A


die Ausgabekanaladresse wird mit der Konstante n eingestellt; Quellregister ist der Akkumulator    A (n)


OUT (C),r


die Ausgabekanaladresse wird indirekt mit dem Register C eingestellt; Quellregister ist r         r (C)


OUTI




die Ausgabekanaladresse wird mit der Konstante n eingestellt; Quellregister ist der durch HL adressierte Speicherplatz; B wird um eins vermindert und HL um eins erhöht

(HL) (C)

B-1 B                     B=0? Z=1 sonst Z=0

HL+1 HL

x*xx1-

OTIR



wiederholte Ausführung des Befehls OUTI, bis das Register B gleich Null ist

x1xx1-

OUTD


die Ausgabekanaladresse wird mit der Konstante n eingestellt; Quellregister ist der durch HL adressierte Speicherplatz; B und HL wird um eins vermindert

(HL) (C)

B-1 B                     B=0? Z=1 sonst Z=0

HL-1 HL

x*xx1-

OTDR



wiederholte Ausführung des Befehls OUTD, bis das Register B gleich Null ist

x1xx1-

Übersicht über die Befehlscodefolgen der Befehle des Z80


8-Bit-Ladebefehle

A B C D E H L (HL) (BC) (DE) (nn) n

LD A,. 7F 78 79 7A 7B 7C 7D 7E 0A 1A 3A. 3E..

LD B,. 47 40 41 42 43 44 45 46 06..

LD C,. 4F 48 49 4A 4B 4C 4D 4E 0E..

LD D,. 57 50 51 52 53 54 55 56 16..

LD E,. 5F 58 59 5A 5B 5C 5D 5E 1E..

LD H,. 67 60 61 62 63 64 65 66 26..

LD L,. 6F 68 69 6A 6B 6C 6D 6E 2E..

LD (HL), 77 70 71 72 73 74 75 36..

LD (BC), 02

LD (DE), 12

LD (nn), 32.


A B C D E H L

LD .,(IX+d) DD7E.. DD46.. DD4e.. DD56.. DD5E.. DD66.. DD6E..

LD .,(IY+d) FD7E.. FD46.. FD4e.. FD56.. FD5E.. FD66.. FD6E..

LD (IX+d),. DD77.. DD70.. DD71.. DD72.. DD73.. DD74.. DD75..

LD (IY+d),. FD77.. FD70.. FD71.. FD72.. FD73.. FD74.. FD75..


LD (IX+d),n DD36. LD (IY+d),n FD36.


S Z H P/V N C

LD A,I ED57 * * 0 F 0 -

LD A,R ED5F * * 0 F 0 -

LD I,A ED47 - - - - - -

LD R,A ED4F - - - - - -


16-Bit-Ladebefehle

BC DE HL SP IX IY

LD ..,nn 01. 11. 21. 31. DD21. FD21.

LD ..,(nn) ED4B. ED5B. 2A. ED7B. DD2A. FD2A.

LD (nn),.. ED43. ED53. 22. ED73. DD22. FD22.

LD SP,.. F9 DDF9 FDF9


Stackbefehle

BC DE HL AF IX IY

PUSH .. C5 D5 E5 F5 DDE5 FDE5

POP .. C1 D1 E1 F1 DDE1 FDE1


Registeraustauschbefehle

EX (SP),HL E3 EX DE,HL EB

EX (SP),IX DDE3 EX AF,AF' 08 Austausch mit Hintergrundregister

EX (SP),IY FDE3 EXX D9 (BC-BC' DE-DE' HL-HL')


Blocktransfer- und -suchbefehle

S Z H P/V N C

LDI EDA0 - - 0 * 0 - LD (DE),(HL); INC HL; INC DE; DEC BC

LDIR EDB0 - - 0 0 0 - wie LDI, wiederholen bis BC=0

LDD EDA8 - - 0 * 0 - LD (DE),(HL); DEC HL; DEC DE; DEC BC

LDDR EDB8 - - 0 0 0 - wie LDD, wiederholen bis BC=0

CPI EDA1 * * * * 1 - CP A,(HL); INC HL; DEC BC

CPIR EDB1 * * * * 1 - wie CPI, wiederholen bis BC=0 oder A=(HL)

CPD EDA9 * * * * 1 - CP A,(HL); DEC HL; DEC BC

CPDR EDB9 * * * * 1 - wie CPD, wiederholen bis BC=0 oder A=(HL)


8-Bit-Arithmetikbefehle

A B C D E H L (HL) n (IX+d) (IY+d) S Z H P/V N C

ADD . 87 80 81 82 83 84 85 86 C6.. DD86.. FD86.. * * * V 0 *

ADC . 8F 88 89 8A 8B 8C 8D 8E Ce.. DD8E.. FD8E.. * * * V 0 *

SUB . 97 90 91 92 93 94 95 96 D6.. DD96.. FD96.. * * * V 1 *

SBC . 9F 98 99 9A 9B 9C 9D 9E DE.. DD9E.. FD9E.. * * * V 1 *

AND . A7 A0 A1 A2 A3 A4 A5 A6 E6.. DDA6.. FDA6.. * * 1 P 0 0

XOR . AF A8 A9 AA AB AC AD AE EE.. DDAE.. FDAE.. * * 1 P 0 0

OR . B7 B0 B1 B2 B3 B4 B5 B6 F6.. DDB6.. FDB6.. * * 1 P 0 0

CP . BF B8 B9 BA BB BC BD BE FE.. DDBE.. FDBE.. * * * V 1 *

INC . 3C 04 0C 14 1C 24 2C 34 DD34.. FD34.. * * * V 0 -

DEC . 3D 05 0D 15 1D 25 2D 35 DD35.. FD35.. * * * V 1 -


S Z H P/V N C

DAA 27 * * * P - * BCD-Korrektur im Akku

CPL 2F - - 1 - 1 - Komplementiere Akku (1er-Komplement)

SCF 37 - - 0 - 0 1 Setze Carry-Flag

CCF 3F - - x - 0 * Komplementiere Carry-Flag

NEG ED44 * * * V 1 * Komplementiere Akku (2er-Komplement)

16-Bit-Arithmetikbefehle

BC DE HL SP IX IY S Z H P/V N C

ADD HL,. 09 19 29 39 - - x - 0 *

ADC HL,. ED4A ED5A ED6A ED7A * * x V 0 *

SBC HL,. ED42 ED52 ED62 ED72 * * x V 1 *

ADD IX,. DD09 DD19 DD39 DD29 - - x - 0 *

ADD IY,. FD09 FD19 FD39 FD29 _ - x - 0 *

INC . 03 13 23 33 DD23 FD23 - - - - - -

DEC . 0B 1B 2B 3B DD2B FD2B - - - - - -


Sprung- & Unterprogrammbefehle

Z NZ C NC PE PO M P

JP CA. C2. DA. D2. EA. E2. FA. F2.

CALL CC. C4. DC. D4. EC. E4. FC. F4.

RET C8 C0 D8 D0 E8 E0 F8 F0

JR 28.. 20.. 38.. 30..


unbedingt (HL) (IX) (IY) RST 00 08 10 18 20 28 30 38

JP C3. E9 DDE9 FDE9 C7 CF D7 DF E7 EF F7 FF

CALL CD.

JR 18..

RET C9


DJNZ 10.. DEC B; JR NZ,xx

RETI ED4D zurück vom Interrupt

RETN ED45 zurück vom nicht maskierbaren Interrupt


Rotations- und Verschiebebefehle

S Z H P/V N C

RLCA 07 - - 0 - 0 * Rotiere Akku links

RRCA 0F - - 0 - 0 * Rotiere Akku rechts

RLA 17 - - 0 - 0 * Rotiere Akku links durch Carry

RRA 1F - - 0 - 0 * Rotiere Akku rechts durch Carry

RLD ED6F * * 0 P 0 - Rotiere Ziffern links zw. Akku und (HL)

RRD ED67 * * 0 P 0 - Rotiere Ziffern rechts zw. Akku und (HL)


A B C D E H L (HL) (IX+d) (IY+d)

RLC CB07 CB00 CB01 CB02 CB03 CB04 CB05 CB06 DDCB..06 FDCB..06

RRC CB0F CB08 CB09 CB0A CB0B CB0C CB0D CB0E DDCB..0E FDCB..0E

RL CB17 CB10 CB11 CB12 CB13 CB14 CB15 CB16 DDCB..16 FDCB..16

RR CB1F CB18 CB19 CB1A CB1B CB1C CB1D CB1E DDCB..1E FDCB..1E

SLA CB27 CB20 CB21 CB22 CB23 CB24 CB25 CB26 DDCB..26 FDCB..26

SRA CB2F CB28 CB29 CB2A CB2B CB2C CB2D CB2E DDCB..2E FDCB..2E

SLS CB37 CB30 CB31 CB32 CB33 CB34 CB35 CB36 DDCB..36 FDCB..36

SRL CB3F CB38 CB39 CB3A CB3B CB3C CB3D CB3E DDCB..3E FDCB..3E


RLC RRC

RL RR

RLD RRD

SLA SRA

SLS SRL


CPU-Steuerbefehle

NOP 00 Leerbefehl

HLT 76 führt keine Operationen mehr aus, bis RESET oder Interrupt


DI F3 Interrupts sperren

EI FB Interrupts erlauben


IM 0 ED46 Interrupt-Modus 0

IM 1 ED56 Interrupt-Modus 1

IM 2 ED5E Interrupt-Modus 2

Einzelbitbefehle

A B C D E H L (HL) (IX+d) (IY+d)

BIT 0,. CB47 CB40 CB41 CB42 CB43 CB44 CB45 CB46 DDCB..46 FDCB..46

BIT 1,. CB4F CB48 CB49 CB4A CB4B CB4C CB4D CB4E DDCB..4E FDCB..4E

BIT 2,. CB57 CB50 CB51 CB52 CB53 CB54 CB55 CB56 DDCB..56 FDCB..56

BIT 3,. CB5F CB58 CB59 CB5A CB5B CB5C CB5D CB5E DDCB..5E FDCB..5E

BIT 4,. CB67 CB60 CB61 CB62 CB63 CB64 CB65 CB66 DDCB..66 FDCB..66

BIT 5,. CB6F CB68 CB69 CB6A CB6B CB6C CB6D CB6E DDCB..6E FDCB..6E

BIT 6,. CB77 CB70 CB71 CB72 CB73 CB74 CB75 CB76 DDCB..76 FDCB..76

BIT 7,. CB7F CB78 CB79 CB7A CB7B CB7C CB7D CB7E DDCB..7E FDCB..7E

RES 0,. CB87 CB80 CB81 CB82 CB83 CB84 CB85 CB86 DDCB..86 FDCB..86

RES 1,. CB8F CB88 CB89 CB8A CB8B CB8C CB8D CB8E DDCB..8E FDCB..8E

RES 2,. CB97 CB90 CB91 CB92 CB93 CB94 CB95 CB96 DDCB..96 FDCB..96

RES 3,. CB9F CB98 CB99 CB9A CB9B CB9C CB9D CB9E DDCB..9E FDCB..9E

RES 4,. CBA7 CBA0 CBA1 CBA2 CBA3 CBA4 CBA5 CBA6 DDCB..A6 FDCB..A6

RES 5,. CBAF CBA8 CBA9 CBAA CBAB CBAC CBAD CBAE DDCB..AE FDCB..AE

RES 6,. CBB7 CBB0 CBB1 CBB2 CBB3 CBB4 CBB5 CBB6 DDCB..B6 FDCB..B6

RES 7,. CBBF CBB8 CBB9 CBBA CBBB CBBC CBBD CBBE DDCB..BE FDCB..BE

SET 0,. CBC7 CBC0 CBC1 CBC2 CBC3 CBC4 CBC5 CBC6 DDCB..C6 FDCB..C6

SET 1,. CBCF CBC8 CBC9 CBCA CBCB CBCC CBCD CBCE DDCB..CE FDCB..CE

SET 2,. CBD7 CBD0 CBD1 CBD2 CBD3 CBD4 CBD5 CBD6 DDCB..D6 FDCB..D6

SET 3,. CBDF CBD8 CBD9 CBDA CBDB CBDC CBDD CBDE DDCB..DE FDCB..DE

SET 4,. CBE7 CBE0 CBE1 CBE2 CBE3 CBE4 CBE5 CBE6 DDCB..E6 FDCB..E6

SET 5,. CBEF CBE8 CBE9 CBEA CBEB CBEC CBED CBEE DDCB..EE FDCB..EE

SET 6,. CBF7 CBF0 CBF1 CBF2 CBF3 CBF4 CBF5 CBF6 DDCB..F6 FDCB..F6

SET 7,. CBFF CBF8 CBF9 CBFA CBFB CBFC CBFD CBFE DDCB..FE FDCB..FE


Flagbeeinflussung: S Z H P/V N C

BIT x * 1 x 0 - Komplement des Bits in Z

RES - - - - - - 0 in Bit

SET - - - - - - 1 in Bit


Ein- & Ausgabebefehle

A B C D E H L (HL) S Z H P/V N C

IN .,(C) ED78 ED40 ED48 ED50 ED58 ED60 ED68 ED70 * * * P 0 -

OUT (C),. ED79 ED41 ED49 ED51 ED59 ED61 ED69 ED71 - - - - - -


S Z H P/V N C

IN A,(n) DB.. - - - - - -

OUT (n),A D3.. - - - - - -

INI EDA2 x * x x 1 - IN (HL),(C); INC HL; DEC B

INIR EDB2 x 1 x x 1 - wie INI, wiederholen bis B=0

IND EDAA x * x x 1 - IN (HL),(C); DEC HL; DEC B

INDR EDBA x 1 x x 1 - wie IND, wiederholen bis B=0

OUTI EDA3 x * x x 1 - OUT (C),(HL); INC HL; DEC B

OTIR EDB3 x 1 x x 1 - wie OUTI, wiederholen bis B=0

OUTD EDAB x * x x 1 - OUT (C),(HL); DEC HL; DEC B

OTDR EDBB x 1 x x 1 - wie OUTD, wiederholen bis B=0


Flag-Register


Bit 7 6 5 4 3 2 1 0

S Z - H - P/V N C


gesetzt nicht gesetzt wird gesetzt bei

C Carry-Flag C NC Übertrag von Bit 7

N Add-/Subtract-Flag Subtraktion

P/V Parity-/Overflow-Flag PE PO gerader Parität

H Half-Carry-Flag Übertrag von Bit 3

Z Zero-Flag Z NZ Ergebnis gleich 0

S Sign-Flag M P negatives Ergebnis (MSB gesetzt)

- nicht verwendet


Beeinflussung: - unverändert

1 gesetzt

0 zurückgesetzt

* entsprechend dem Ergebnis der Operation gesetzt

(1 wenn erfüllt, 0 nicht erfüllt)

x unbestimmt

V Overflow-Funktion

P Parity-Funktion

F Inhalt des Interrupt-Flipflops IFF2

Z80 PIO


2 TTL-kompatible Kanäle zu je 8 Bit, bidirektional

8 Ausgänge für direkte Ansteuerung von darlington-Transistoren

Steuerleitungen für Quittungsbetrieb, Prioritäten und Interrupt

4 Betriebsarten


Befehle

Laden des Interruptvektors, entsprechend Interrupt-Modus des Z80

D7

D6

D5

D4

D3

D2



D1

D0

Datenbits

V7

V6

V5

V4

V3

V2

V1


Steuerwort


Festlegung des Interruptsteuerworts

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits



x

x





Betriebsart 0 (Ausgabe)



x

x





Betriebsart 1 (Eingabe)



x

x





Betriebsart 2 (bidirektional, nur Kanal A)



x

x





Betriebsart 3 (Bit-Steuerung)

x = beliebiger Wert


Modus 0: Strobe-Impuls (ARDY/BRDY auf high) durch PIO, bis Quittung (ASTB/BSTB) durch externe Hardware

Modus 1: Bereitschaftsanzeige (ARDY/BRDY) von PIO, Strobe-Impuls durch externe Hardware (ASTB/BSTB)

Modus 2: Modus nur für Kanal A, Kanal B muß in Modus 3 ohne Interruptbetrieb geschaltet werden
Transfer PIO
ext.Hardware: siehe Modus 0 mit Signalen auf ARDY und ASTB
Transfer ext.Hardware
PIO: siehe Modus 1 mit Signalen auf BRDY und BSTB

Modus 3: die Signale ASTB und ARDY bzw. BSTB und BRDY werden von diesem Kanal nicht benutzt


Festlegung des Interruptsteuerworts

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits

x








0 = Interruptanmeldung nicht erlaubt

1 = Interruptanmeldung möglich


x







0 = Interruptanmeldung, wenn alle geforderten Bits gesetzt (UND)

1 = Interruptanmeldung, wenn min. 1 gefordertes Bit gesetzt (ODER)



x






0 = gefordertes Bit gilt als gesetzt, wenn es 0 (low) ist

1 = gefordertes Bit gilt als gesetzt, wenn es 1 (high) ist




x





0 = es folgt kein weiteres Byte für dieses Steuerwort

1 = es folgt ein weiteres Byte als Interruptmaske









Indikator für dieses Steuerwort


wenn eingestellt, dann wird diese Interruptmaske gesendet, die darüber entscheidet, welche Bits für eine Interruptanmeldung beachtet werden

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits

x

x

x

x

x

x

x

x

x=0: Bit wird ignoriert,

x=1: Bit wird für Interruptanmeldung gefordert


Festlegung, ob eine Interruptanforderung durch die PIO an den Z80 geschehen darf

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits


x

x

x





kein Interruptbetrieb (Polling)


x

x

x





Interruptbetrieb


Festlegung, welche periphere Kanal-Datenbusleitung als Eingang oder Ausgang bei Betriebsart 3 (Bit-Steuerung) verwendet werden soll

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits









0=Ausgang, 1=Eingang


Der Abschluß einer Interruptroutine (ISR) wird von der PIO, deren Interruptanmeldung vom Z80 akzeptiert wurde, ebenfalls mitempfangen und zur Rückstellung der Interruptprioritätskette benutzt


Signale am IC

B/¬A

Kanalauswahl: low = A, high = B

C/¬D

Auswahl Steuer-/Datenwort, low = Datenwort, high = Steuerwort bei Schreiboperation

ASTB

Kanal A-Strobe (Eingang, low aktiv), wird von Peripherie gesetzt

Modus 0: Quittung der Hardware, daß das Datenbyte übertragen wurde (PIO Hardware)

Modus 1: Anzeige, das ein gültiges Datenbyte am Eingang anliegt (Hardware PIO

Modus 2: Quittung der Hardware, daß das Datenbyte übertragen wurde (PIO Hardware)

Modus 3: nicht benutzt

ARDY

Quittung Kanal A (Ausgang, high aktiv), wird von PIO gesetzt

Modus 0: Anzeige, das ein gültiges Datenbyte am Ausgang anliegt (PIO Hardware)

Modus 1: Quittung der PIO, daß das Datenbyte gelesen wurde (Hardware PIO

Modus 2: Anzeige, das ein gültiges Datenbyte am Ausgang anliegt (PIO Hardware)

Modus 3: nicht benutzt

BSTB

Kanal B-Strobe (Eingang, low aktiv), wird von Peripherie gesetzt

Modus 0: Quittung der Hardware, daß das Datenbyte übertragen wurde (PIO Hardware)

Modus 1: Anzeige, das ein gültiges Datenbyte am Eingang anliegt (Hardware PIO

Modus 2: Quittung, daß das Datenbyte von Kanal A übertragen wurde (Hardware PIO)

Modus 3: nicht benutzt

BRDY

Quittung Kanal B (Ausgang, high aktiv), wird von PIO gesetzt

Modus 0: Anzeige, das ein gültiges Datenbyte am Ausgang anliegt (PIO Hardware)

Modus 1: Quittung der PIO, daß das Datenbyte gelesen wurde (Hardware PIO

Modus 2: Anzeige, das ein gültiges Datenbyte am Eingang an Kanal A anliegt (Hardware PIO)

Modus 3: nicht benutzt

Z80 CTC


4 voneinander unabhängige, programmierbare, wahlweise 8-Bit-Zähler- bzw. 16-Bit-Zeitgeberkanäle

Vorteiler für jeden Zeitgeberkanal von 16 oder 256

Ein- und Ausgänge TTL-kompatibel

Interruptauslösung bei programmierbaren Zähler- oder Zeitgeberwerten

Vektorinterrupt und Prioritätssteuerung

Ausgänge ZC/T0 können Darlington-Transistoren treiben


Programierung

Laden des Interruptvektors, entsprechend Interrupt-Modus des Z80

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits

V7

V6

V5

V4

V3

x

x


Steuerwort

x = beliebiger Wert


Kanalsteuerwort

D7

D6

D5

D4

D3

D2

D1

D0

Datenbits

x








0 = Interruptanmeldung nicht erlaubt

1 = Interruptanmeldung möglich


x







0 = Betriebsart 16-Bit-Zeitgeber mit Vorteiler 16 oder 256

1 = Betriebsart 8-Bit-Zähler



x






in Betriebsart Zeitgeber, sonst ignoriert:

0 = Vorteiler des Systemtakts durch 16

1 = Vorteiler des Systemtakts durch 256




x





0 = Start durch negative Triggerflanke

1 = Start durch positive Triggerflanke





x




in Betriebsart Zeitgeber, sonst ignoriert:

abhängig von Bit 2: Start der Zeitmessung frühestens mit nächstem M1-Zyklus

Bit 2=0: 0 = Start sofort

1 = Start nach Laden der Zeitkonstante

Bit 2=1: 0 = Start nach Triggerflanke

1 = Start nach Laden der Zeitkonstante und Triggerflanke






x



Zeitkonstante laden

0 = es folgt keine Zeitkonstante

1 = es folgt eine Zeitkonstante für den Rückwärtszähler







x


Rücksetzen

0 = Kanal zählt weiter

1 = Kanal unterbricht, bis eine Zeitkonstante geladen wird,

Ausgang und Interruptbetrieb ist solange inaktiv









Indikator für dieses Steuerwort


Signale am IC

C/TRG0

C/TRG1

C/TRG2

C/TRG3

Eingang

Eingang

Eingang

Eingang

Takt/Trigger 0, high oder low aktiv, externer Takteingang für Kanal 0

Takt/Trigger 1, analog Kanal 1

Takt/Trigger 2, analog Kanal 2

Takt/Trigger 3, analog Kanal 3

ZC/TC0 0

ZC/TC0 1

ZC/TC0 2

Ausgang

Ausgang

Ausgang

Nulldurchgang/Zeitgebermeldung, high aktiv für Kanal 0

Nulldurchgang/Zeitgebermeldung, high aktiv für Kanal 1

Nulldurchgang/Zeitgebermeldung, high aktiv für Kanal 2

Kanal 3 hat keinen Ausgang und kann nur für den Interruptbetrieb benutzt werden

KS 0

KS 1

2x

Eingang

Kanalauswahl 0 bis 3











Haupt | Fügen Sie Referat | Kontakt | Impressum | Nutzungsbedingungen







Neu artikel